中文字幕丝袜在线56页_亚洲另类色区欧美日韩_国产精品国色综合久久_国产a一级毛片午夜剧场14,天天色综合天天,日本免费一区二区三区四区五六区,99精品免费视频

400-885-9898
更新于 12月26日
智聯APPAPP
舉報

高級fpga工程師

2萬-3萬
  • 上海閔行區
  • 3-5年
  • 本科
  • 全職
  • 招2人

職位描述

System VerilogModelsimVivadoAXI 接口設計英文聽說讀寫流利高速接口開發
崗位要求：
  1. 開發流程關鍵環節執行：
    • 負責 FPGA 需求捕捉、架構定義、設計、綜合、布局布線以及時序分析，確保從項目起始階段精準把握需求，并通過嚴謹的流程打造穩定可靠的 FPGA 設計。
    • 開展 FPGA RTL 測試平臺生成、RTL / 門級仿真，以及在目標板上進行物理測試，保障設計在不同層級的正確性與可靠性，提前發現并解決潛在問題。
  1. 集成與驗證工作：
    • 憑借扎實的實踐經驗，完成 FPGA 器件集成與驗證，包括使用示波器、邏輯分析儀等工具進行產品集成、測試與調試，對集成 / 驗證過程中出現的問題能迅速定位并解決，確保產品整體性能達標。
    • 與硬件和軟件工程師緊密協作，將 FPGA 設計無縫集成到模塊中，促進跨團隊協同，保障系統各部分協調運作。
  1. 跨職能環境協作與技術支持：
    • 具備在跨職能環境下達成 FPGA 開發成果的能力，能與不同專業背景的團隊成員高效溝通、協同工作，共同攻克項目難題。
    • 在參與特定產品開發時，能夠提供技術解決方案或建議，憑借專業知識為項目推進保駕護航。
  1. 技術資料管理：
    • 確保所負責項目和任務產生的技術數據及依據符合工程政策與流程，保障技術資料的規范性、完整性，為后續項目參考、審查提供有力支撐。
  1. 教育背景與經驗要求：
    • 擁有微電子、計算機、電子信息工程、電子科學與技術、通信工程等相關專業的學士或更高學位，為深入理解 FPGA 技術及相關知識體系奠定堅實基礎。
    • 至少具備 1 年的 FPGA 開發經驗，熟悉開發流程與常見問題解決方法，能快速上手并承擔實際開發任務。
  1. 技能要求：
    • 精通 Verilog 語言，熟練掌握 Vivado/Quartus 開發工具，以高效編寫代碼、優化設計，提升開發效率與質量。
    • 熟悉 ModelSim 仿真環境，通過精準仿真驗證設計邏輯，減少硬件迭代成本。
    • 熟悉常見低速接口，如 GPIO、UART、SPI、IIC、CAN 等，能夠應對常規數據傳輸與交互需求。
    • 有高速接口，如 PCIe、Ethernet、EMIF 開發經驗者優先，以滿足對大數據高速傳輸的項目需求。
    • 有 AXI 接口設計、高速數據采集與開發經驗者優先，拓展項目承接能力，適配復雜系統開發場景。
    • 具備良好的溝通能力，便于在團隊協作、技術交流等場景中順暢表達觀點、傳遞信息，推動項目順利進展。FPGA 開發崗位要求：
      1. 開發流程關鍵環節執行：
        • 負責 FPGA 需求捕捉、架構定義、設計、綜合、布局布線以及時序分析，確保從項目起始階段精準把握需求，并通過嚴謹的流程打造穩定可靠的 FPGA 設計。
        • 開展 FPGA RTL 測試平臺生成、RTL / 門級仿真，以及在目標板上進行物理測試，保障設計在不同層級的正確性與可靠性，提前發現并解決潛在問題。
      1. 集成與驗證工作：
        • 憑借扎實的實踐經驗，完成 FPGA 器件集成與驗證，包括使用示波器、邏輯分析儀等工具進行產品集成、測試與調試，對集成 / 驗證過程中出現的問題能迅速定位并解決，確保產品整體性能達標。
        • 與硬件和軟件工程師緊密協作，將 FPGA 設計無縫集成到模塊中，促進跨團隊協同，保障系統各部分協調運作。
      1. 跨職能環境協作與技術支持：
        • 具備在跨職能環境下達成 FPGA 開發成果的能力，能與不同專業背景的團隊成員高效溝通、協同工作，共同攻克項目難題。
        • 在參與特定產品開發時，能夠提供技術解決方案或建議，憑借專業知識為項目推進保駕護航。
      1. 技術資料管理：
        • 確保所負責項目和任務產生的技術數據及依據符合工程政策與流程，保障技術資料的規范性、完整性，為后續項目參考、審查提供有力支撐。
      1. 教育背景與經驗要求：
        • 擁有微電子、計算機、電子信息工程、電子科學與技術、通信工程等相關專業的學士或更高學位，為深入理解 FPGA 技術及相關知識體系奠定堅實基礎。
        • 至少具備 1 年的 FPGA 開發經驗，熟悉開發流程與常見問題解決方法，能快速上手并承擔實際開發任務。
      1. 技能要求：
        • 精通 Verilog 語言，熟練掌握 Vivado/Quartus 開發工具，以高效編寫代碼、優化設計，提升開發效率與質量。
        • 熟悉 ModelSim 仿真環境，通過精準仿真驗證設計邏輯，減少硬件迭代成本。
        • 熟悉常見低速接口，如 GPIO、UART、SPI、IIC、CAN 等，能夠應對常規數據傳輸與交互需求。
        • 有高速接口，如 PCIe、Ethernet、EMIF 開發經驗者優先，以滿足對大數據高速傳輸的項目需求。
        • 有 AXI 接口設計、高速數據采集與開發經驗者優先，拓展項目承接能力，適配復雜系統開發場景。
        • 具備良好的溝通能力，便于在團隊協作、技術交流等場景中順暢表達觀點、傳遞信息，推動項目順利進展。

工作地點

上海市-閔行區紫竹工業園

職位發布者

趙琦/資深招聘專家

剛剛活躍
立即溝通
主站蜘蛛池模板： 密云县| 马边| 西华县| 报价| 邯郸县| 中牟县| 济南市| 垫江县| 辽阳市| 大方县| 通辽市| 高州市| 涞水县| 松原市| 榆树市| 白山市| 石屏县| 高安市| 富裕县| 景泰县| 新绛县| 福建省| 南丰县| 思茅市| 芜湖县| 绵竹市| 景谷| 上高县| 丰台区| 永新县| 武宣县| 拉孜县| 宁夏| 昂仁县| 深州市| 修水县| 余江县| 保康县| 武宣县| 如东县| 甘德县|