崗位職責:
1. 負責數字驗證的從測試點分解、驗證方案設計及實現,測試用例編寫及調試等活動,確保驗證的完備性;
2. 對數字驗證過程中的關鍵技術進行研究和攻關,提升數字驗證的性能和效率;
3. 參與數字驗證團隊的日常工作,包括但不限于方案討論、設計評審、測試報告的撰寫與提交;
4. 根據項目需求,制定和優化數字驗證流程和方法,保證數字驗證工作的順利進行;
任職要求:
1、碩士及以上學歷,微電子、計算機、電子信息、通信等相關專業背景;
2、熟悉 systemVerilog 和 UVM 驗證方法學,有 C/C++ 語言基礎、Makefile、Perl 或 Python 腳本基礎;
3、熟悉verilog實現,有ASIC或 FPGA 開發經歷;
4、有外設(I2C、SPI、UART 等)驗證經驗優先;
5、有高速 serdes(USB、以太網、HDMI等)研究背景優先;
6、動手能力強,有電子設計大賽相關經歷;