崗位職責(zé):
1. 負(fù)責(zé)數(shù)字驗(yàn)證的從測試點(diǎn)分解、驗(yàn)證方案設(shè)計(jì)及實(shí)現(xiàn),測試用例編寫及調(diào)試等活動,確保驗(yàn)證的完備性;
2. 對數(shù)字驗(yàn)證過程中的關(guān)鍵技術(shù)進(jìn)行研究和攻關(guān),提升數(shù)字驗(yàn)證的性能和效率;
3. 參與數(shù)字驗(yàn)證團(tuán)隊(duì)的日常工作,包括但不限于方案討論、設(shè)計(jì)評審、測試報(bào)告的撰寫與提交;
4. 根據(jù)項(xiàng)目需求,制定和優(yōu)化數(shù)字驗(yàn)證流程和方法,保證數(shù)字驗(yàn)證工作的順利進(jìn)行;
任職要求:
1、碩士及以上學(xué)歷,微電子、計(jì)算機(jī)、電子信息、通信等相關(guān)專業(yè)背景;
2、熟悉 systemVerilog 和 UVM 驗(yàn)證方法學(xué),有 C/C++ 語言基礎(chǔ)、Makefile、Perl 或 Python 腳本基礎(chǔ);
3、熟悉verilog實(shí)現(xiàn),有ASIC或 FPGA 開發(fā)經(jīng)歷;
4、有外設(shè)(I2C、SPI、UART 等)驗(yàn)證經(jīng)驗(yàn)優(yōu)先;
5、有高速 serdes(USB、以太網(wǎng)、HDMI等)研究背景優(yōu)先;
6、動手能力強(qiáng),有電子設(shè)計(jì)大賽相關(guān)經(jīng)歷;