崗位職責(zé)
1、負(fù)責(zé)FPGA邏輯需求分解、方案設(shè)計(jì),編寫相關(guān)設(shè)計(jì)文檔、調(diào)測(cè)試過程文檔、使用說明文檔;
2、負(fù)責(zé)FPGA代碼編寫,時(shí)序、功耗、面積/資源優(yōu)化,保證FPGA優(yōu)化實(shí)現(xiàn);
3、參與硬件聯(lián)調(diào)及系統(tǒng)聯(lián)合調(diào)試。
任職要求
1、本科及以上學(xué)歷,通信工程、電子信息、自動(dòng)化等相關(guān)專業(yè),優(yōu)良的代碼風(fēng)格;
2、豐富的FPGA設(shè)計(jì)經(jīng)驗(yàn), 精通Verilog/VHDL語言,熟悉FPGA開發(fā)流程,能熟練使用大規(guī)模邏輯設(shè)計(jì)相關(guān)開發(fā)工具;
3、性格開朗、學(xué)習(xí)能力強(qiáng)、具有良好的溝通能力和團(tuán)隊(duì)協(xié)作精神;
4、熟悉跨時(shí)鐘域信號(hào)處理方法,基本FPGA時(shí)序分析及優(yōu)化能力;
5、有相控陣波束算法實(shí)現(xiàn)者或其它算法實(shí)現(xiàn)經(jīng)驗(yàn)者優(yōu)先,有高速接口處理經(jīng)驗(yàn)者優(yōu)先。