中文字幕丝袜在线56页_亚洲另类色区欧美日韩_国产精品国色综合久久_国产a一级毛片午夜剧场14,天天色综合天天,日本免费一区二区三区四区五六区,99精品免费视频

崗位職責：

1. 負責數字信號處理硬件平臺實現；

2. 參與公司系統或單片機產品研制;

3. 負責各功能模塊的編寫、仿真、時序約束/分析、RTL代碼的邏輯綜合、

調試、測試；

4. 項目相關文檔撰寫和維護，項目相關代碼、工程維護。

任職要求：

1. 電子工程、微電子學、通信、數字信號處理相關專業，研究生及以上學歷；

2. 熟練使用Verilog語言,有實際FPGA代碼編寫經驗；

3. 了解DSP編成環境,且具有DSP編程能力；

4. 熟悉Xilinx或Altera等公司的FPGA/CPLD器件；

5. 熟悉TI公司的DSP器件；

6. 熟練使用電路圖畫圖軟件；

7. 熟練使用FPGA設計工具；

8. 可熟練閱讀英文手冊，具有良好的代碼編寫習慣，良好的技術文檔編寫能力；

9. 具有良好的團隊合作精神，具有良好的道德觀，有強烈地實現自我價值的愿望；

10. 本職位可接收應屆畢業生。

具體薪資待遇面談

以下從優：

1. 有GTX, SRIO,網絡，PCIe,CPCI等接口開發經驗者優先；

2. 熟悉模擬電路；

3. 熟悉高速ADC采樣；

4. 具有數字信號處理基礎；

5. 使用MATLAB進行算法及系統仿真；

6. 具有射頻電路基礎。